Технический проект процессора-эмулятора "МКБ-8601"

Содержание

  • 1. Общие положения
  • 2. Физическое и методическое обоснование
    • 3.1. Центральный процессор
    • 3.2. ОЗУ
    • 3.3. О внешних устройствах
      • 3.3.1. Магнитная лента
      • 3.3.2. Магнитный диск
    • 3.4. Пульт-процессор
    • 3.5. Описание общей шины
      • 3.5.1. Захват шины
      • 3.5.2. Процесс обмена
      • 3.5.3. Обработка прерываний
      • 3.5.4. Специальные сигналы общей шины
      • 3.5.5. Сигналы общей шины
    • 4.1. Формирование исполнительных адресов
    • 4.2. Структура памяти
    • 4.3. Представление чисел
      • 4.3.1. Представление числа с плавающей запятой
      • 4.3.2. Представление чисел БЭСМ-6
      • 4.3.3. Целые 64 и 32-разрядные числа
    • 4.4. Формат команд
      • 4.4.1. Команды нового режима
      • 4.4.2. Команды эмулятора БЭСМ-6
        • 4.4.2.1. Арифметические команды эмулятора
        • 4.4.2.2. Команды пересылок
        • 4.4.2.3. Условные переходы в РЭ
        • 4.4.2.4. Логические и сдвиговые команды
    • 4.5. Теги
    • 4.6. Приписка и защита памяти
    • 4.7. Регистры
    • 4.8. Система прерываний и экстракодов
      • 4.8.1. Порядок действий при прерываниях
      • 4.8.2. Порядок действий при экстракодах
      • 4.8.3. Список прерываний и причины их возникновения
    • 5.1. Команды пересылок
    • 5.2. Арифметические операции с плавающей запятой
    • 5.3. Логические команды
    • 5.4. Индексные команды БЭСМ-6
    • 5.5. Команды передачи управления БЭСМ-6
    • 5.6. Команды с регистром режимов
    • 5.7. Команды с непосредственным операндом
    • 5.8. Команды с РМР
    • 5.9. Индексные команды
    • 5.10. Команды передачи управления
    • 5.11. Целая 64-разрядная арифметика
    • 5.12. Операции над полусловами
    • 5.13. Операции над 16-разрядными фрагментами
    • 5.14. Операции над байтами
    • 5.15. Операции над битами
    • 5.16. Арифметика с двойной точностью
    • 5.17. Привилегированные команды
    • 5.18. Команды основного формата ЭЛЬБРУС-Б
    • 5.19. Команды дополнительного формата ЭЛЬБРУС-Б
    • 5.21. Скорость исполнения команд МКБ-8601
    • 5.22. Таблицы кодов команд
    • 5.23. Типы данных МКБ-8601 и операции с ними
    • 6.1. Блок микропрограммного управления
    • 6.2. Формат микрокоманды
    • 6.3. Таблицы полей микропрограммного слова и их назначения
    • 6.4. Некоторые БИС, входящие в состав ЦП, и их использование
      • 6.4.1. Блок обмена информацией
      • 6.4.2. Микропроцессорная секция
      • 6.4.3. Схема управления состоянием и сдвигами
    • 6.5. Обработка прерываний на микроуровне
    • 6.6. Статусный регистр ЦП
    • 6.7. Адресация регистров и памяти ЦП для доступа из ПП и командами RMOD и WMOD

1. Общие положения

Процессор-эмулятор “МКБ-8601” разрабатывается и изготавливается в ЛВТА ОИЯИ с участием Опытного производства ОИЯИ.

АВТОРЫ: Давыдов А. Л., Емелин И. А., Кадыков В. М., Левчановский Ф. В., Ломидзе О. Н., Попов М. Ю., Сапожников А. П., Сапожникова Т. Ф., Силин И. Н.

ОТВЕТСТВЕННЫЕ РУКОВОДИТЕЛИ:

  • инженерная часть: Левчановский Ф. В.
  • программное обеспечение: Силин И. Н.

ЦЕЛЬ ПРОЕКТА: создать универсальную ЭВМ, программно совместимую с БЭСМ-6 и тем самым сохранить накопленное за длительный период ее эксплуатации программное обеспечение. Устранить присущие ЭВМ БЭСМ-6 основные недостатки: короткий адрес, малый порядок чисел с плавающей запятой, недостаточный объем оперативной памяти.

В проектируемом процессоре-эмуляторе с точки зрения выполнения команд предусматривается возможность его работы в следующих трех режимах:

  • а) режим исполнения команд БЭСМ-6;
  • б) режим исполнения команд вычислительной системы ЭЛЬБРУС-Б;
  • в) режим исполнения нового списка команд (расширение команд БЭСМ-6 и ЭЛЬБРУС-Б).

Первый режим позволит работать с программами, написанными для БЭСМ-6. Во втором режиме возможно применение процессора-эмулятора в качестве программно совместимой младшей модели вычислительной системы ЭЛЬБРУС-Б. В новый список команд вводятся команды, необходимые для работы с целочисленной арифметикой, команды, обеспечивающие обработку отдельных полей 64-разрядного слова, команды с непосредственным операндом и др., способствующие улучшению рабочих характеристик процессора.

Аппаратно процессор-эмулятор выполняется с привлечением современной технологии микропроцессорных БИС, схем интегральной памяти большого объема и программируемых логических матриц.

В архитектуру процессора-эмулятора вводится тег, что будет способствовать созданию эффективной системы программного обеспечения, пословной защите памяти от несанкционированного доступа и удобству отладки программ пользователем.

Предусматривается также возможность работы в многопроцессорном и мультипрограммном режимах, вводятся средства для работы в режиме реального времени. Производительность двухпроцессорного варианта оценивается равной производительности БЭСМ-6.

Данная работа проводится впервые.

Работы, аналогичные представленному проекту, в нашей стране и в странах-участницах не проводились. Известны реализованные проекты в США и ЦЕРН процессоров-эмуляторов 168Е и 38Е, эмулирующих урезанный список команд (только целочисленная арифметика) ЭВМ IВМ 370/168 и SYSTEM 38.

ЗАИНТЕРЕСОВАННЫЕ НАУЧНЫЕ УЧРЕЖДЕНИЯ И ОРГАНИЗАЦИИ: институт Атомной Энергии им. И. В. Курчатова, институт Точной Механики и Вычислительной Техники им. Лебедева, завод “САМ”. Формы сотрудничества в настоящее время не установлены.

2. Физическое и методическое обоснование

АКТУАЛЬНОСТЬ. Учитывая то, что ЭВМ БЭСМ-6 промышленностью больше не выпускается и в ОИЯИ планируется ее вывод из эксплуатации, путь аппаратной модернизации этой машины представляется экономически более целесообразным, чем перенос и переработка огромного объема оригинального программного обеспечения на другие типы ЭВМ.

Архитектура БЭСМ-6, несмотря на длительный период ее эксплуатации, достаточно современна и может быть переведена на новую технологическую базу больших интегральных схем без существенных затрат ресурсов и сил. Малые геометрические размеры разрабатываемого процессора-эмулятора открывают возможности его использования в качестве мощной ЭВМ индивидуального пользования не только как вычислителя, но и в системах управления экспериментальными физическими установками, спектральном анализе, триггерах второго уровня, автоматизированных рабочих местах проектировщика и т.д.

ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ. Самым высоким показателем по параметрам “быстродействие - степень интеграции - потребляемая мощность - структурный базис” на сегодняшний день обладает ТТЛ-технология, поэтому аппаратную реализацию процессора-эмулятора целесообразно выполнить, опираясь на эту технологию. В схемотехнических решениях проекта будут использованы следующие серии интегральных схем: К1804, К1802, К580, К589, К531, К555, К541, К565, К556. В будущем возможен переход на ЭСЛ-технологию, что позволит в 2-3 раза увеличить быстродействие процессора-эмулятора.

На этапах проектирования и изготовления предполагается использование системы логического моделирования “ПУЛЬС” и системы автоматизированного проектирования печатных плат “ТЕХПРО”. Система “ПУЛЬС” позволяет создать математическую модель как отдельных блоков, так и в целом всего процессора-эмулятора, что значительно ускорит его комплексную отладку.

3. Основные методические и технические характеристики процессора-эмулятора

4. Функциональное описание процессора-эмулятора

5. Система команд

6. Описание процессора-эмулятора на микроуровне

7. Замечания

 
proj/besm/doc-mkb/micro-besm.txt · Последние изменения: 2008/03/20 03:41
 
Copyright (C) 1996-2013 Serge Vakulenko
serge@vak.ru